面對Intel剛剛發(fā)布的Alder Lake第12代酷睿處理器，基于Zen3架構的銳龍5000在部分場景中仍有一戰(zhàn)之力，不過，對于消費者而言，更期待的顯然是Zen4。

按照目前的節(jié)奏，Zen4應該會在明年下半年登場，期間AMD可能會更新6nm Zen3+的APU以及部分基于Zen3 3D緩存技術的銳龍5000 CPU。

日前，業(yè)內人士Hans de Vries曝光了Zen 4的部分CPU設計架構細節(jié)，據說來自前不久某硬件大廠遭勒索軟件攻擊后泄露到黑市的機密文檔。

圖標概述了Zen 4的緩存部分，對比Zen3，一級指令/數據緩存大小沒變，依然是32KB、關聯8路，但二級緩存（指令+數據）則從512KB翻番到1MB，依舊是關聯8路。

遺憾的是，三級緩存的容量未公布，看來有驚喜，上一代Zen3是每個CCD（8核Die）共享32MB。

不過可以比較12代酷睿Alder Lake體系中，Golden Cove（P核，性能核）每個核心1.25MB二級緩存，Gracemont（能效核，E核）則是每四個核心2MB，也就是二級緩存最多14MB，這意味著Zen4的物理16核(16MB L2)會再次反超。

至于11代酷睿，沒有異構核心，每個核心的二級緩存是0.5MB。

通常來說一級、二級緩存在分支預測中扮演極為重要的角色，它也是IPC指標增幅的重要支撐。按照AMD此前的說法，Zen4之于Zen3的變化幅度不會小于Zen3之于Zen2，后者的IPC當時增加了19%，5nm Zen4非?？善?，況且還有后發(fā)優(yōu)勢一說。

（舉報）