幾十年來，科學(xué)家和工程師們一直在努力縮小晶體管的尺寸，且主流芯片制造商已將其最小特征收縮到僅數(shù)十個原子的程度。盡管近年來的制程工藝迭代已經(jīng)有所放緩，但半導(dǎo)體行業(yè)的“摩爾定律”并未就此劃上句點。此前許多人認(rèn)為，5nm 會是晶體管柵極的一個極限。但由清華大學(xué)集成電路學(xué)院任天令教授帶領(lǐng)的一支團隊，剛剛在這方面取得了重大的研究突破。

擴展數(shù)據(jù) - 圖3：0.34 nm 柵長側(cè)壁晶體管的 EDS 成像

據(jù)悉，晶體管柵極控制著電流從源極到漏極的流動，而所謂的量子隧道效應(yīng)會會對它們的預(yù)期作用產(chǎn)生阻礙。

考慮到這方面的物理特性，一些研究團隊選擇了基于石墨烯和碳納米管等材料的探索方向，但距離功能設(shè)備的構(gòu)建仍有很長一段路要走。

論文標(biāo)題 - 《柵極長度小于 1nm 的垂直型二硫化鉬晶體管》

好消息是，在本周三（3 月 9 日）出版的《自然》（Nature）期刊上，清華研究團隊介紹了其打造的具有史上最小柵極長度的晶體管。

而這項里程碑式的成就，得益于對石墨烯和二硫化鉬材料的結(jié)合 —— 將之堆疊成兩階樓梯狀的結(jié)構(gòu)而實現(xiàn)。

以下是清華大學(xué)集成電路學(xué)院的官方報道（傳送門）：

【集成電路學(xué)院任天令團隊在小尺寸晶體管研究方面取得重大突破 - 首次實現(xiàn)亞1納米柵長晶體管】

圖1 - 亞1納米柵長晶體管結(jié)構(gòu)示意圖

近日，清華大學(xué)集成電路學(xué)院任天令教授團隊在小尺寸晶體管研究方面取得重大突破，首次實現(xiàn)了具有亞1納米柵極長度的晶體管，并具有良好的電學(xué)性能。

晶體管作為芯片的核心元器件，更小的柵極尺寸能讓芯片上集成更多的晶體管，并帶來性能的提升。Intel公司創(chuàng)始人之一的戈登·摩爾（Gordon Moore）在1965提出：

“集成電路芯片上可容納的晶體管數(shù)目，每隔18-24個月便會增加一倍，微處理器的性能提高一倍，或價格下降一半?！边@在集成電路領(lǐng)域被稱為“摩爾定律”。

過去幾十年晶體管的柵極尺寸在摩爾定律的推動下不斷微縮，然而近年來，隨著晶體管的物理尺寸進入納米尺度，造成電子遷移率降低、漏電流增大、靜態(tài)功耗增大等短溝道效應(yīng)越來越嚴(yán)重，這使得新結(jié)構(gòu)和新材料的開發(fā)迫在眉睫。

根據(jù)信息資源詞典系統(tǒng)（IRDS2021）報道，目前主流工業(yè)界晶體管的柵極尺寸在12nm以上，如何促進晶體管關(guān)鍵尺寸的進一步微縮，引起了業(yè)界研究人員的廣泛關(guān)注。

圖2 - 隨著摩爾定律的發(fā)展，晶體管柵長逐步微縮，本工作實現(xiàn)了亞1納米柵長的晶體管

學(xué)術(shù)界在極短柵長晶體管方面做出了探索。2012年，日本產(chǎn)業(yè)技術(shù)綜合研究所在國際電子器件大會（IEDM）報道了基于絕緣襯底上硅實現(xiàn)V形的平面無結(jié)型硅基晶體管，等效的物理柵長僅為3納米。

2016年，美國的勞倫斯伯克利國家實驗室和斯坦福大學(xué)在《科學(xué)》（Science）期刊報道了基于金屬性碳納米管材料實現(xiàn)了物理柵長為1納米的平面硫化鉬晶體管。

為進一步突破1納米以下柵長晶體管的瓶頸，本研究團隊巧妙利用石墨烯薄膜超薄的單原子層厚度和優(yōu)異的導(dǎo)電性能作為柵極，通過石墨烯側(cè)向電場來控制垂直的MoS2溝道的開關(guān)，從而實現(xiàn)等效的物理柵長為0.34nm。

通過在石墨烯表面沉積金屬鋁并自然氧化的方式，完成了對石墨烯垂直方向電場的屏蔽。再使用原子層沉積的二氧化鉿作為柵極介質(zhì)、化學(xué)氣相沉積的單層二維二硫化鉬薄膜作為溝道。

具體器件結(jié)構(gòu)、工藝流程、完成實物圖如下所示：

圖3 - 亞1納米柵長晶體管器件工藝流程，示意圖，表征圖以及實物圖

研究發(fā)現(xiàn)，由于單層二維二硫化鉬薄膜相較于體硅材料具有更大的有效電子質(zhì)量和更低的介電常數(shù)，在超窄亞1納米物理柵長控制下，晶體管能有效的開啟、關(guān)閉，其關(guān)態(tài)電流在pA量級，開關(guān)比可達105，亞閾值擺幅約117mV/dec。

大量、多組實驗測試數(shù)據(jù)結(jié)果也驗證了該結(jié)構(gòu)下的大規(guī)模應(yīng)用潛力?；诠に囉嬎銠C輔助設(shè)計（TCAD）的仿真結(jié)果進一步表明了石墨烯邊緣電場對垂直二硫化鉬溝道的有效調(diào)控，預(yù)測了在同時縮短溝道長度條件下，晶體管的電學(xué)性能情況。

這項工作推動了摩爾定律進一步發(fā)展到亞1納米級別，同時為二維薄膜在未來集成電路的應(yīng)用提供了參考依據(jù)。

圖4 - 統(tǒng)計目前工業(yè)界和學(xué)術(shù)界晶體管柵極長度微縮的發(fā)展情況，本工作率先達到了亞1納米

上述相關(guān)成果以“具有亞1納米柵極長度的垂直硫化鉬晶體管”（Vertical MoS2transistors with sub-1-nm gate lengths）為題，于3月10日在線發(fā)表在國際頂級學(xué)術(shù)期刊《自然》（Nature）上。

論文通訊作者為清華大學(xué)集成電路學(xué)院任天令教授和田禾副教授，清華大學(xué)集成電路學(xué)院2018級博士生吳凡、田禾副教授、2019級博士生沈陽為共同第一作者，其他參加研究的作者包括清華大學(xué)集成電路學(xué)院2020級碩士生侯展、2018級碩士生任杰、2022級博士生茍廣洋、楊軼副教授和華東師范大學(xué)通信與電子工程學(xué)院孫亞賓副教授。

任天令教授團隊長期致力于二維材料器件技術(shù)研究，從材料、器件結(jié)構(gòu)、工藝、系統(tǒng)集成等多層次實現(xiàn)創(chuàng)新突破，先后在《自然》（Nature）、《自然·電子》（Nature Electronics）、《自然·通訊》（Nature Communications）等知名期刊以及國際電子器件會議（IEDM）等領(lǐng)域內(nèi)頂級國際學(xué)術(shù)會議上發(fā)表多篇論文。

清華大學(xué)的研究人員得到了國家自然科學(xué)基金委、科技部重點研發(fā)計劃、北京市自然基金委、北京信息科學(xué)與技術(shù)國家研究中心等的支持。

（舉報）