中關(guān)村在線(xiàn)消息:12月30日,臺(tái)積電聯(lián)席CEO劉德音提到,相比于5nm工藝,3nm工藝的邏輯密度將增加60%,相同速度下功耗降低30-35%。但是3nm良率拉升難度飆升,臺(tái)積電為此已不斷修正3nm藍(lán)圖,且劃分出N3、N3E等多個(gè)3nm家族版本。
據(jù)悉,與目前的5納米芯片相比,3納米芯片將提供更好的性能,蘋(píng)果可能會(huì)在2023年開(kāi)始采用3納米處理器,3nm代工價(jià)格突破2萬(wàn)美元/片晶圓,也就是14萬(wàn)元左右才能加工一片12英寸晶圓,首批投片量只有數(shù)千片,目前只有蘋(píng)果有需求,臺(tái)積電在亞利桑那州的第一家美國(guó)工廠將于2024年開(kāi)業(yè)時(shí)開(kāi)始生產(chǎn)4納米芯片。
(舉報(bào))