英特爾即將推出代號(hào)為“Sapphire Rapids”的企業(yè)級(jí)至強(qiáng)可擴(kuò)展處理器，且其核心數(shù)有望高達(dá) 60 。有趣的是，在 ISSCC 2022 的演示文稿中，英特爾已分享過(guò)分辨立案率的芯片圖?？芍绱硕嗟暮诵?，是通過(guò) EMIB 互連的四個(gè)裸片實(shí)現(xiàn)的。
不過(guò)為了幫助大家更好的了解其功能結(jié)構(gòu)，熱心的 @Locuza 等網(wǎng)友，還是認(rèn)真地給原圖添加了詳細(xì)的注釋。
可知 Sapphire Rapids 芯片中的每四個(gè) Tile，都是一組成熟的多核處理器，包含了 CPU 內(nèi)核、集成的北橋、內(nèi)存、PCIe 接口，以及平臺(tái)所需的其它 IO 。
而將 4-Tiles 結(jié)合到一起的，則是一共五組 EMIB 橋接器。這使得裸片中的 CPU 內(nèi)核能夠透明地訪問 I/O，以及透明地控制任何其它裸片的存儲(chǔ)。
從邏輯上來(lái)講，英特爾 Sapphire Rapids 與競(jìng)爭(zhēng)對(duì)手 AMD 的 Naples 大同小異，后者使用了 Infinity Fabric over package（IFOP）來(lái)互連四組 8 核心的 Zeppelin 芯片。
不過(guò)這里的努力，似乎是為了最大限度地減少一種封裝互連，轉(zhuǎn)向基于硅橋的高帶寬、低延遲方案，且它們之間有著高密度的微觀布線（類似于中介層）。
每個(gè)芯片的平面圖，和過(guò)去幾代的英特爾企業(yè)級(jí)處理器也非常相似。該公司擅長(zhǎng)使用 Mesh 互連，并將各種 IP 塊放置在環(huán)形總線的網(wǎng)格中。
網(wǎng)狀網(wǎng)絡(luò)是環(huán)形總線和全點(diǎn)對(duì)點(diǎn)互連的中間地帶，網(wǎng)格中的每個(gè)單獨(dú)組件都可稱作瓦片（Tile）。
每 Tile 集成了 15 個(gè) Golden Cove 高性能 CPU 核心（P 核），輔以 2MB L2 專用緩存 + 1.875MB 的末級(jí)緩存切片，而 28.125MB 的 L3 緩存則由 60 個(gè)核心所共享（總緩存達(dá)到 112.5 MB）。
每個(gè)芯片還具有一個(gè)內(nèi)存控制器塊，帶有 128-bit DDR5 物理層（包含 ECC 就是 160-bit）。該接口可控制雙 DDR5 通道，相當(dāng)于四組 @ 40-bit 子通道。
封裝中共支持 8 個(gè) DDR5 通道（16 個(gè)子通道），且 Sapphire Rapids 的 PCIe / CXL 接口規(guī)模異常龐大，每個(gè)裸片都有一個(gè) PCI-Express Gen 5 + CXL 1.1 根復(fù)合體（具有 32 個(gè)通道 / 128 條 PCIe 5.0 或 CXL 1.1 通道）。
至于加速器瓦片，則包含了英特爾的數(shù)據(jù)流加速器（DSA）、快速輔助技術(shù)（QAT）、以及 DLBoost 2.0（可用于加速深度學(xué)習(xí)神經(jīng)網(wǎng)絡(luò)構(gòu)建和訓(xùn)練的硬件組件）。
最后一塊瓦片包含了 24x UPI 連接，可用于插槽之間的互連。四組核心中都包含了這個(gè)，意味著 Sapphire Rapids 芯片最可組建 8 路計(jì)算平臺(tái)。
（舉報(bào)）